modelsim（如何用Modelsim进行后仿真）

modelsim（如何用Modelsim进行后仿真）

• 如何用Modelsim进行后仿真
• Modelsim 破解问题
• SignalTap和modelsim有什么不同用途
• multisim和modelsim有什么区别
• Modelsim主要可以完成什么工作，以及该工具在集成电路设计过程的主要功能是什么
• modelsim仿真软件什么意思这软件是制作什么功能
• 每次启动modelsim时在桌面上都要生成 transcript文件 ,如何修改此文件的路径
• quartus ii和modelsim有什么区别
• modelsim源文件窗口如何开启
• modelsim有什么优点为什么要用它仿真

step1：在qurtus改变编译选项： assignments－》EDA tool setting:选择verilog还是vhdl。 step2：编译。你会在你的工程所在目录 看到一个simulation的目录，这里面有你生成的网表文件和标准延时文件。step3：在目录：quartusedasim_lib找到你选用器件对应的库文件，将库文件和网表文件以及延时文件和testbench文件放在同一目录，在modelsim里进行编译库文件、网表文件以及bench文件。step4：编译成功后，然后进行load，在load design的时候，需要制定延时文件的路径，以及延时文件作用的区域，延时文件的左右区域就是testbench里面调用顶层文件取的名字。 step5：打开signal窗口（view-》signal）和wave窗口（view-》signal），将你希望仿真的信号添加进去。Step：仿真。。。利用ModelSim SE6.0C实现时序仿真！！！1) 打开一个工程文件。2) 打开Settings设置栏，选择EDA Tools Settings下的Simulation栏。在右边出现的设置栏中将“Tool name”的下拉菜单选择“ModelSim(Verilog)”（如果工程用VHDL语言实现，则可以选择“ModelSim(VHDL)”；如果ModelSim使用的是for Altera的专用版本，则可以选择“ModelSim-Altera(Verilog)”或“ModelSim-Altera(VHDL)”）。另外在设置栏中还有其他的核选框。如果选中“Maintain hierarchy”，则表示在做时序仿真时就能看到像在功能仿真的工程文件层次结构，可以找到定义的内部信号。因为在做后仿时，源文件中的信号名称已经没有了，被映射为软件综合后自己生成的信号名，观察起来很不方便。这个设置与ISE里综合右键属性的Keep Hierarchy选择YES的功能是一样的。如果选中“Generate netlist for functional simulation only”，则表示只能做功能仿真。3) 点击 “Start Compilation”按钮编译工程，完成之后在当前的工程目录下可以看到一个名为“Simulation”的新文件夹，下面的“ModelSim”文件夹下包括仿真需要的.vo网表文件和包含延迟信息的.sdo文件。4) 打开ModelSim软件（或者在Quartus下“Settings-》EDA Tools Setting-》Simulation”出现的设置栏中选中“Run this tool automatically after compilation”，直接从Quartus下调用ModelSim软件），可以在当前工程目录下新建一个Project。在Project标签栏内点击右键，出现在快捷菜单中选择“Add to Project-》Existing File…”。加入当前工程目录的“SimulationModelSim”路径下的.vo文件、TestBench文件和对应当前工程所选择器件的网表文件。比如：当前工程选择的器件是Cyclone系列，Quartus安装目录在“C:altera”路径下。因此需要在“C:alteraquartus50edasim_lib”路径下找到“cyclone_atom.v”的网表文件导入到ModelSim下的Project。如果是其他器件亦是如此，只要在此目录下找到对应有“_atom”后缀的.v文件。当然整个大前提是ModelSim SE版本已经加入了Alterta的仿真库，不过ModelSim-Altera版本就不会存在这样的问题。 5) 在出现的Project标签栏的快捷菜单中选择“Add to Project-》Simulation Configuration”，会出现如上图所示的名为“Simulation1”的仿真配置。右键点击选择“Properties”，弹出的“Simulation Properties”对话框中有几个标签栏。在“Design”标签栏内需要选择仿真的文件，也就是TestBench文件。 在“SDF”标签栏内需要选择包含延迟信息的文件，即Quartus下生成的.sdo文件。这里建议将.sdo文件与ModelSim的工程文件(.mpf文件)放在同一个目录下，不然ModelSim会报类似无法读取.sdo文件的错误。当加入.sdo文件时，需要在如下图所示的“Apply to Region”的编辑框内填写延迟信息文件作用的区域。举个例子来说明：TestBench文件中定义了测试文件的Module名称为ConvEncdTestBnch。TestBench文件中调用待测顶层文件的实例名为top_encode_1。（top_encode top_encode_1(clk, rst, dataIn, serialData, parData);这是TestBench文件中调用顶层的语句）所以在作用区域内需要填写“/ConvEncdTestBnch/top_encode_1”。 6) 右键点击名为“Simulation1”的仿真配置，快捷菜单中选择“Execute”命令，执行仿真。7) 指定延时文件sdo 路径时，特别注意“域”的指定，否则用户会在timing 仿真中报load error “can’t find instance file”. 指定的域可以从sim标签页查看sim 的top 层，或要仿真的对象。另外，时序仿真时，一定要记住要把顶层top.v 用 top.vo 替换。同时要确保预编译的库中每个库的名字必需遵循altera的要求，比如：cylcone 的device 库必需命名为cycclone, maxii 的device命名为maxii, flex10Ke 和acex1K 都命名为flex10Ke,详细查看文档附件。Simulation.pdf8) 提供一个testbench 的模板。 利用ModelSim SE6.0C实现功能仿真功能仿真流程比较简单，一般不会出现什么问题，这里不再多述。

这个问题我也遇到了，全网也没找到办法，不过我自己研究了下，低效地解决了。

首先你先不关闭这个弹窗，ModelSim主窗口下面显示“Cannot find license file C:flexlmlicense.dat”的日志，则说明你跟我情况一样了。请往下看。

这说明了license的环境变量设置正确了，因为，不设置环境变量会弹窗让你运行 “lmutil lmdiag”诊断。我诊断了下发现输出错误信息如下，这跟注册机运行时哗哗输出的一样。事实上，这是注册机输出的有问题，注册失败。

FlexNet?Licensing?error:-90,313D:ModelSimwin64LICENSE.TXT:line?2061:Future?license?file?format?or?misspelling?in?license?file.?The?file?was?issued?for?a?later?version?of?FlexNet?Licensing?than?this?program?understands.License?text:??8“?SN=18XXXXXX?SIGN2=0License?path:??D:ModelSimwin64LICENSE.TXT;FlexNet?Licensing?error:-90,313

解决方案：

1. 多运行patch_dll.bat几次试试。

2. 在win7主机/虚拟机上（或别人能成功注册的电脑上）安装modelsim，然后你会发现破解会成功，但是直接复制其中生成的license.txt到你的计算机上是不行的。因为HOSTID不同，你可以先记录下你计算机的HOSTID（在你电脑上运行注册机“MentorKG.exe -patch .”生成的license.txt的第一行“#SERVER WIN-NAME 00ffXXXXXXXX 27001”其中的00ffXXXXXXXX 就是HOSTID），在win7上运行MentorKG.exe -h 00ffXXXXXXXX -patch .生成的license.txt拷贝到你的电脑上就可以用。我是这样解决的。希望对你有帮助。

SignalTap是quartus自带的一个工具，相当于一个内建的示波器，可以在调试时获得信号的波形modelsim是一款仿真工具，在调试时无法实时获得信息

Multisim是加拿大图像交互技术公司（InteractiveImageTechnoligics简称IIT公司)推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。工程师们可以使用Multisim交互式地搭建电路原理图，并对电路行为进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。主要特点：?RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；?单内核VHDL和Verilog混合仿真；?源代码模版和助手，项目管理；?集成了性能分析、波形比较、代码覆盖、数据流ChaseX、SignalSpy、虚拟对象VirtualObject、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能；?C和Tcl/Tk接口，C调试；?对SystemC的直接支持，和HDL任意混合?支持SystemVerilog的设计功能；?对系统级描述语言的最全面支持，SystemVerilog,SystemC,PSL;?ASICSignoff。

主要体现在sim上，也就是仿真，比如设计中的功能仿真也就是一般说的前仿真，以及后仿真！！！主要就起到一种设计验证作用：只有通过了前仿真，才能将设计的rtl网标交给下一步进行综合；只有通过了后仿真，才能放心的进行流片！

modelsim是进行电路仿真的，要知道电路由各种器件组合在PCB板上而成，与软件设计不同，电路做成实物成本较高，难于修改，所以要有这样的软件，先在电脑上模拟电路制作出来以后的运行功能状态（这里面有复杂的器件模型），然后看看是不是符合你的预期，如果有问题，就要调整你的电路（通常是用HDL语言），直到看上去都没什么问题，才下决心去制板，这样成功率就比较高啦（虽然绝大多数情况下，我做出来的板子还是会让我崩溃……）。

modelsim打开后菜单栏Transcript下拉Transcript File，点击后随便起个名字save就行，会保存到仿真工程下跟work同一个根目录。这个文件主要是保存运行仿真时所有的打印记录，包括tb的display以及编译产生的error、warning等等

一、性质不同：

quartus ii：

quartus ii是综合性PLD/FPGA开发软件。

modelsim：

modelsim是HDL语言仿真软件。

二、特点不同：

1、quartus ii：

支持包括原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

2、modelsim：

提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核。

扩展资料

Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。

ModelSim有几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本，而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。

参考资料来源：百度百科-modelsim

参考资料来源：百度百科-Quartus II

（一）Project界面?

（二）File界面 ??

（三）Library界面 ??

（四）Transcript界面?

（五）Simulation界面?

（六）Wave界面?

以上是常用的界面，不知道您说的是哪个界面。

可以通过View菜单打开或者关闭它们，如下图：

望采纳，欢迎追问～～

modelsim是专业的仿真软件，其操作简单，仿真运行速度比同类的其他仿真软件都要快很多。并且它支持GUI和dos命令双重操作，对linux系统也是适用的。